TMS320F28377D-EP
Enhanced Plastic Dual-Core Delfino Microcontroller
TMS320F28377D-EP 描述
Delfino?TMS320F28377D-EP 是一款强大的 32 位浮点微控制器单元 (MCU)，专为高级闭环控制 应用 而设计，例如工业驱动器和伺服电机控制、太阳能逆变器和转换器、数字电源、电力输送以及电力线通信。数字电源和工业驱动器的完整开发包作为 powerSUITE 和 DesignDRIVE 方案的一部分提供。而 Delfino 产品系列并不是 TMS320C2000?产品组合的新系列，但 F28377D 可支持新的双核 C28x 架构，进而显著提升系统性能。此外，集成式模拟和控制外设还允许设计人员整合控制架构，并消除高端系统对多处理器的需求。
双实时控制子系统基于 TI 的 32 位 C28x 浮点 CPU，每个内核均可提供 200MHz 的信号处理性能。C28x CPU 的性能通过新型 TMU 加速器和 VCU 加速器得到了进一步提升，TMU 加速器可快速执行包含变换和转矩环路计算中常见的三角运算的算法；VCU 加速器可缩短编码应用中常见的复杂数学运算的 时间中经常遇到的特定频率下 OPAx189 的 EMIRR +IN 值。
F28377D 微控制器 具有 两个 CLA 实时控制协处理器。CLA 是一款独立的 32 位浮点处理器，运行速度与主 CPU 相同。该 CLA 会对外设触发器作出响应，并与主 C28x CPU 同时执行代码。这种并行处理功能可有效加倍实时控制系统的计算性能。通过利用 CLA 执行时间关键型功能，主 C28x CPU 可以得到释放，以便用于执行通信和诊断等其他任务。双 C28x+CLA 架构可在各种系统任务之间实现智能分区。例如，一个 C28x+CLA 内核可用于跟踪速度和位置，而另一个 C28x+CLA 内核则可用于控制转矩和电流环路。
TMS320F28377D-EP 可支持 1MB (512KW) 的板载闪存内存，被配备错误校正代码 (ECC) 和 204KB (102KW) 的 SRAM。每个 CPU 上还提供两个用于代码保护的 128 位安全区。
F28377D MCU 上集成了性能模拟和控制外设，以进一步支持系统整合。四个独立的 16 位 ADC 可准确、高效地管理多个模拟信号，从而***终提高系统吞吐量。新型 Σ-Δ 滤波器模块 (SDFM) 与 Σ-Δ 调制器配合使用可实现隔离分流测量。包含窗口化比较器的比较器子系统 (CMPSS) 可在超过或未满足电流限制条件的情况下保护功率级。其他模拟和控制外设包括 DAC、PWM、eCAPs、eQEP 以及其他外设。
EMIF、CAN 模块（符合 ISO 11898-1/CAN 2.0B 标准）等外设以及新型 uPP 接口扩展了 F28377D 的连接功能。uPP 接口是 C2000?MCU 的一个新特性，支持与 FPGA 之间或与具有类似 uPP 接口的其他处理器之间的高速并行连接。***后，具有 MAC 和 PHY 的 USB 2.0 端口使用户能够轻松地将通用串行总线 (USB) 连接功能添加到其应用中。
TMS320F28377D-EP特性
双核架构
两个 TMS320C28x 32 位 CPU
200MHz
IEEE-754 单精度浮点单元 (FPU)
三角法数学单元 (TMU)
Viterbi / 复杂数学单元 (VCU-II)
两个可编程控制律加速器 (CLA)
200MHz
IEEE 754 单精度浮点指令
独立于主 CPU 之外执行代码
片上存储器
512KB (256KW) 或 1MB (512KW) 闪存（ECC 保护）
172KB (86KW) 或 204KB (102KW) RAM（ECC 保护或奇偶校验保护）
支持第三方开发的双区安全
时钟和系统控制
两个内部零引脚 10MHz 振荡器
片上晶体振荡器
窗口化看门狗定时器模块
丢失时钟检测电路
1.2V 内核，3.3V I/O 设计
系统外设
两个支持 ASRAM 和 SDRAM 的外部存储器接口 (EMIF)
双 6 通道直接存储器存取 (DMA) 控制器
多达 169 个支持输入滤波的独立可编程、复用通用输入/输出 (GPIO) 引脚
扩展外设中断控制器 (ePIE)
多个低功耗模式 (LPM)，支持通过外部器件唤醒
通信外设
USB 2.0 (MAC + PHY)
支持 12 引脚 3.3V 兼容通用并行端口 (uPP) 接口
两个控制器局域网 (CAN) 模块（引脚可引导）
三个高速（ 50MHz）SPI 端口（引脚可引导）
两个多通道缓冲串行端口 (McBSP)
四个串行通信接口 (SCI/UART)（引脚可引导）
两个 I2C 接口（引脚可引导）
模拟子系统
16 位模式
12 位模式
每个 ADC 上有单个采样与保持 (S/H) 电路
ADC 转换的硬件集成后置处理
每个转换器的吞吐量为 1.1MSPS（系统吞吐量高达 4.4MSPS）
差分输入
多达 12 个外部通道
每个转换器的吞吐量为 3.5MSPS（系统吞吐量高达 14MSPS）
单端输入
多达 24 个外部通道
饱和偏移校准
定点计算误差
具有中断功能的高、低和过零比较
触发至采样延迟捕捉
多达四个模数转换器 (ADC)
八个具有 12 位数模转换器 (DAC) 参考的窗口化比较器
3 个 12 位缓冲 DAC 输出
增强型控制外设
标准 SDFM 数据滤波
用于快速响应超范围情况的比较器滤波器
8 个 PWM 模块的 A 和 B 通道均可实现高分辨率
死区支持（对于标准和高分辨率均支持）
24 条具有增强功能的脉宽调制器 (PWM) 通道
16 条高分辨率脉宽调制器 (HRPWM) 通道
6 个增强型捕捉 (eCAP) 模块
3 个增强型正交编码器脉冲 (eQEP)模块
八条 Δ-Σ 滤波器模块 (SDFM) 输入通道，每条通道 2 个并联滤波器
封装选项：
337 焊球全新细间距球栅阵列 (nFBGA) [后缀 GWT]
176 引脚 PowerPAD?散热增强型薄型四方扁平封装 (HLQFP) [PTP 后缀]
支持国防、航天和医疗 应用：
受控基线
一个组装/测试场所
一个制造场所
在扩展温度范围（-55°C 至 125°C）内可用
延长的产品生命周期
延长的产品变更通知
产品可追溯性
ADIS16228CMLZ
ADIS16228 iSensor? 是一款完整的振动检测系统，集三轴加速度检测与先进的时域和频域信号处理于一体。时域信号处理包括可编程抽取滤波器和可选的窗函数。频域处理包括针对各轴的512点、实数值FFT和FFT均值功能，后一功能可降低噪底变化，从而提高分辨率。通过14记录FFT存储系统，用户可以追踪随时间发生的变化，并利用多个抽取滤波器设置捕获FFT。
20.48 kSPS采样速率和5 kHz平坦频段提供的频率响应适合许多机械健康状况检测应用。铝芯可实现与MEMS加速度传感器的出色机械耦合。在所有操作中，内部时钟驱动数据采样和信号处理系统，无需外部时钟源。数据捕获功能具有三种模式，提供多个选项，以满足不同应用的需要。此外，在实时模式下，可以直接访问关于一个轴的数据流。利用SPI和数据缓冲结构，可以方便地访问输出数据。ADIS16228还提供数字温度传感器和数字电源测量功能。
ADIS16228采用15 mm × 24 mm × 15 mm模块封装，提供法兰、机械螺孔（M2或2-56）和灵活的连接器，支持简单易行的用户接口和安装。 工作温度范围为?40°C至+125°C。
SMJ320C31GFAS60
The SMJ320C31, SMJ320LC31, and SMQ320LC31 digital signal processors (DSPs) are 32-bit, floating-point processors manufactured in 0.6-?m triple-level-metal CMOS technology. The devices are part of the SMJ320C3x generation of DSPs from Texas Instruments.
The SMJ320C3x internal busing and special digital-signal-processing instruction set have the speed and flexibility to execute up to 60 MFLOPS. The SMJ320C3x optimizes speed by implementing functions in hardware that other processors implement through software or microcode. This hardware-intensive approach provides performance previously unavailable on a single chip.
The SMJ320C3x can perform parallel multiply and ALU operations on integer or floating-point data in a single cycle. Each processor also possesses a general-purpose register file, a program cache, dedicated ARAUs, internal dual-access memories, one DMA channel supporting concurrent I/O, and a short machine-cycle time. High performance and ease of use are results of these features.
General-purpose applications are greatly enhanced by the large address space, multiprocessor interface, internally and externally generated wait states, one external interface port, two timers, one serial port, and multiple-interrupt structure. The SMJ320C3x supports a wide variety of system applications from host processor to dedicated coprocessor.
High-level-language support is easily implemented through a register-based architecture, large address space, powerful addressing modes, flexible instruction set, and well-supported floating-point arithmetic.
SMJ320C31GFAS60
Key Features
Processed to MIL-PRF-38535 (QML)
Operating Temperature Ranges:
Military (M) -55°C to 125°C
Special (S) -55°C to 105°C
SMD Approval
High-Performance Floating-Point Digital Signal Processor (DSP):
SMJ320C31-60 (5 V)
33-ns Instruction Cycle Time 330 Million Operations Per Second (MOPS), 60 Million Floating-Point Operations Per Second (MFLOPS), 30 Million Instructions Per Second (MIPS)
SMJ320C31-50 (5 V)
40-ns Instruction Cycle Time 275 MOPS, 50 MFLOPS, 25 MIPS
SMJ320C31-40 (5 V)
50-ns Instruction Cycle Time 220 MOPS, 40 MFLOPS, 20 MIPS
SMJ320LC31-40 (3.3 V)
50-ns Instruction Cycle Time 220 MOPS, 40 MFLOPS, 20 MIPS
SMQ320LC31-40 (3.3 V)
50-ns Instruction Cycle Time 220 MOPS, 40 MFLOPS, 20 MIPS
32-Bit High-Performance CPU
16-/ 32-Bit Integer and 32-/ 40-Bit Floating-Point Operations
32-Bit Instruction and Data Words, 24-Bit Addresses
Two 1K Word × 32-Bit Single-Cycle Dual-Access On-Chip RAM Blocks
Boot-Program Loader
64-Word × 32-Bit Instruction Cache
Eight Extended-Precision Registers
Two Address Generators With Eight Auxiliary Registers and Two Auxiliary Register Arithmetic Units (ARAUs)
Two Low-Power Modes
On-Chip Memory-Mapped Peripherals:
One Serial Port Supporting 8-/ 16-/ 24-/ 32-Bit Transfers
Two 32-Bit Timers
One-Channel Direct Memory Access (DMA) Coprocessor for Concurrent I/O and CPU Operation
Fabricated Using Enhanced PerformanceImplanted CMOS (EPIC?) Technology by Texas Instruments (TI)
Two- and Three-Operand Instructions
40 / 32-Bit Floating-Point / Integer Multiplier and Arithmetic Logic Unit (ALU)
Parallel ALU and Multiplier Execution in a Single Cycle
Block-Repeat Capability
Zero-Overhead Loops With Single-Cycle Branches
Conditional Calls and Returns
Interlocked Instructions for Multiprocessing Support
Bus-Control Registers Configure Strobe-Control Wait-State Generation
Validated Ada Compiler
Integer, Floating-Point, and Logical Operations
32-Bit Barrel Shifter
One 32-Bit Data Bus (24-Bit Address)
Packaging
132-Lead Ceramic Quad Flatpack With Nonconductive Tie-Bar (HFG Suffix)
141-Pin Ceramic Staggered Pin Grid- Array Package (GFA Suffix)
132-Lead TAB Frame
132-Lead Plastic Quad Flatpack (PQ Suffix)
警方提示：网上买、卖商品要谨慎小心，以免上当受骗。